The bottom line is the number of go

The bottom line is the number of good dies per wafer, which comes from multiplying dies per wafer by die yield to incorporate the effects of defects. The examples above predict about 109 good 2.25 cm2 dies from the 300 mm wafer and 424 good 1.00 cm2 dies. Many microprocessors fall between these two sizes.Low-end embedded 32-bit processors are sometimes as small as 0.10 cm2, and processors used for embedded control (in printers, microwaves, and so on) are often less than 0.04 cm2.


Given the tremendous price pressures on commodity products such as DRAM and SRAM, designers have included redundancy as a way to raise yield.

For a number of years, DRAMs have regularly included some redundant memory cells, so that a certain number of flaws can be accommodated. Designers have used similar techniques in both standard SRAMs and in large SRAM arrays used for caches within microprocessors. Obviously, the presence of redundant entries can be used to boost the yield significantly.

Processing of a 300 mm (12-inch) diameter wafer in a leading-edge technology cost between $5000 and $6000 in 2010. Assuming a processed wafer cost of $5500, the cost of the 1.00 cm2 die would be around $13, but the cost per die of the 2.25 cm2 die would be about $51, or almost four times the cost for a die that is a little over twice as large.

What should a computer designer remember about chip costs? The manufac turing process dictates the wafer cost, wafer yield, and defects per unit area, so the sole control of the designer is die area. In practice, because the number of defects per unit area is small, the number of good dies per wafer, and hence the cost per die, grows roughly as the square of the die area. The computer designer affects die size, and hence cost, both by what functions are included on or excluded from the die and by the number of I/O pins.

Before we have a part that is ready for use in a computer, the die must be tested (to separate the good dies from the bad), packaged, and tested again after packaging. These steps all add significant costs.

The above analysis has focused on the variable costs of producing a functional die, which is appropriate for high-volume integrated circuits. There is,
however, one very important part of the fixed costs that can significantly affect
the cost of an integrated circuit for low volumes (less than 1 million parts),
namely, the cost of a mask set. Each step in the integrated circuit process requires
a separate mask. Thus, for modern high-density fabrication processes with four to
six metal layers, mask costs exceed $1M. Obviously, this large fixed cost affects
the cost of prototyping and debugging runs and, for small-volume production,
can be a significant part of the production cost. Since mask costs are likely to continue to increase, designers may incorporate reconfigurable logic to enhance the flexibility of a part or choose to use gate arrays (which have fewer custom mask levels) and thus reduce the cost implications of masks.

Kết quả (Việt) 1:

Điểm mấu chốt là một số tốt chết mỗi wafer, mà xuất phát từ cách nhân chết mỗi wafer năng suất chết để kết hợp các hiệu ứng của khiếm khuyết. Ví dụ trên dự đoán khoảng 109 tốt 2,25 cm2 chết từ 300 mm wafer và 424 tốt 1,00 cm2 chết. Bộ vi xử lý nhiều rơi vào giữa các kích thước hai. Low-End bộ vi xử lý 32-bit nhúng đôi khi càng nhỏ 0,10 cm2, và bộ vi xử lý được sử dụng cho các điều khiển nhúng (trong máy in, lò vi sóng, và do đó trên) thường ít hơn 0,04 cm2.Đưa ra những áp lực to lớn giá trên các sản phẩm hàng hóa như SRAM và DRAM, nhà thiết kế đã bao gồm dự phòng như là một cách để tăng năng suất.Trong một số năm, DRAMs thường xuyên bao gồm có một số tế bào bộ nhớ dư thừa, vì vậy mà một số lỗ hổng có thể được bố trí. Nhà thiết kế đã sử dụng kỹ thuật tương tự trong cả hai tiêu chuẩn SRAMs và mảng SRAM lớn được sử dụng để lưu trữ trong bộ vi xử lý. Rõ ràng, sự hiện diện của mục dự phòng có thể được sử dụng để tăng năng suất đáng kể.Xử lý một 300 mm (12 inch) đường kính bánh wafer ở cạnh hàng đầu công nghệ chi phí giữa $5000 và 6000 $ trong năm 2010. Giả sử chi phí chế biến bánh wafer $5500, chi phí của 1,00 cm2 chết sẽ là khoảng $13, nhưng chi phí cho mỗi die Die 2,25 cm2 sẽ chỉ khoảng $51, hoặc gần bốn lần chi phí cho một chết là một ít hơn hai lần càng lớn.Một nhà thiết kế máy tính nên nhớ gì về chi phí chip? Quá trình turing nhà ra các wafer chi phí, wafer năng suất, và Khuyết tật trên đơn vị diện tích, nên điều khiển duy nhất của nhà thiết kế là khu vực chết. Trong thực hành, vì số lượng các khiếm khuyết trên đơn vị diện tích nhỏ, số lượng tốt chết mỗi wafer, và do đó chi phí cho mỗi chết, mọc gần như hình vuông khu vực chết. Các nhà thiết kế máy tính ảnh hưởng đến kích thước khuôn, và do đó chi phí, cả hai bởi những chức năng được bao gồm hoặc loại trừ từ các chết và số I/O pins.Trước khi chúng tôi có một phần mà đã sẵn sàng để sử dụng trong một máy tính, chết phải được thử nghiệm (để riêng biệt chết tốt từ xấu), đóng gói, và thử nghiệm một lần nữa sau khi đóng gói. Tất cả các bước thêm chi phí đáng kể.Phân tích ở trên đã tập trung vào chi phí biến sản xuất một chết chức năng, mà là thích hợp cho các mạch tích hợp âm lượng cao. Không có,Tuy nhiên, một phần rất quan trọng của sự cố định chi phí mà có thể ảnh hưởng đáng kểchi phí của một mạch tích hợp cho các khối lượng thấp (ít hơn 1 triệu phần),cụ thể, chi phí của bộ mặt nạ. Mỗi bước trong quá trình tích hợp mạch yêu cầumột mặt nạ riêng biệt. Vì vậy, cho quá trình sản xuất hiện đại mật độ cao với bốn đếnsáu lớp kim loại, mặt nạ chi phí vượt quá $1 M. Rõ ràng, này chi phí cố định lớn ảnh hưởng đếnchi phí của prototyping và gỡ lỗi chạy, và sản xuất âm lượng nhỏ,có thể là một phần quan trọng của chi phí sản xuất. Vì chi phí mặt nạ có khả năng để tiếp tục tăng, nhà thiết kế có thể kết hợp reconfigurable logic để tăng cường sự linh hoạt của một phần hoặc lựa chọn sử dụng gate mảng (trong đó có ít mặt nạ tùy chỉnh mức độ) và do đó làm giảm những tác động của chi phí của mặt nạ.

Kết quả (Việt) 2:

Điểm mấu chốt là số chết tốt mỗi wafer, mà xuất phát từ nhân chết mỗi wafer bởi năng suất chết để kết hợp những ảnh hưởng của khuyết tật. Những ví dụ trên dự đoán khoảng 109 tốt 2,25 cm2 chết từ wafer 300 mm và 424 tốt 1,00 cm2 chết. Nhiều vi xử lý nằm giữa các bộ xử lý 32-bit nhúng hai sizes.Low cấp đôi khi được làm nhỏ như 0,10 cm2, và bộ vi xử lý được sử dụng để điều khiển nhúng (trong máy in, lò vi sóng, vv) thường ít hơn 0,04 cm2.


Do to lớn áp lực giá cả các sản phẩm hàng hóa như DRAM và SRAM, các nhà thiết kế đã bao gồm dự phòng như là một cách để nâng cao năng suất.

Đối với một số năm, DRAM đã thường xuyên bao gồm một số các tế bào bộ nhớ dư thừa, do đó một số lượng nhất định các sai sót có thể được cung cấp. Nhà thiết kế đã sử dụng kỹ thuật tương tự trong cả hai SRAM tiêu chuẩn và trong mảng SRAM lớn được sử dụng để lưu trữ trong bộ vi xử lý. Rõ ràng, sự hiện diện của các đơn thừa có thể được sử dụng để làm tăng sản lượng đáng kể.

Chế biến một wafer 300 mm (12 inch), đường kính trong chi phí công nghệ hàng đầu từ $ 5000 và $ 6000 trong năm 2010. Giả sử chi phí wafer xử lý của $ 5500, chi phí của 1,00 cm2 chết sẽ vào khoảng $ 13, nhưng chi phí cho mỗi chết của 2,25 cm2 chết sẽ là khoảng $ 51, hoặc gần bốn lần so với chi phí cho một chết mà là một ít hơn hai lần lớn.

nên là một nhà thiết kế máy tính nhớ về chi phí chip? Quá trình sản xuất bánh Turing ra lệnh chi phí wafer, sản lượng wafer, và lỗi trên mỗi đơn vị diện tích, do đó kiểm soát duy nhất của nhà thiết kế là khu vực chết. Trong thực tế, bởi vì số lượng lỗi trên mỗi đơn vị diện tích nhỏ, số lượng chết tốt mỗi wafer, và do đó chi phí cho mỗi khuôn, phát triển gần như là vuông của khu vực chết. Các nhà thiết kế máy tính ảnh hưởng đến kích thước chết, và do đó chi phí, cả hai bởi những chức năng được bao gồm hoặc loại trừ khỏi chết và bởi số lượng I / O pins.

Trước khi chúng tôi có một phần đó là sẵn sàng để sử dụng trong một máy tính, chết phải được kiểm tra (để tách khuôn tốt từ xấu), đóng gói, và kiểm tra lại sau khi đóng gói. Những bước này tất cả thêm chi phí đáng kể.

Những phân tích trên đã tập trung vào các chi phí biến đổi của sản xuất một chết chức năng, đó là thích hợp cho các mạch tích hợp số lượng lớn. Có đó,
tuy nhiên, một phần rất quan trọng của chi phí cố định mà có thể ảnh hưởng đáng kể
chi phí của một mạch tích hợp cho khối lượng thấp (ít hơn 1 triệu bộ phận),
cụ thể là, các chi phí của một mặt nạ được thiết lập. Mỗi bước trong quá trình mạch tích hợp đòi hỏi
một mặt nạ riêng biệt. Như vậy, đối với các quá trình chế tạo mật độ cao hiện đại từ bốn đến
sáu lớp kim loại, chi phí mặt nạ quá $ 1M. Rõ ràng, chi phí cố định lớn này ảnh hưởng đến
chi phí của mẫu và gỡ lỗi chạy và, để sản xuất khối lượng nhỏ,
có thể là một phần quan trọng của chi phí sản xuất. Vì chi phí mặt nạ có khả năng tiếp tục tăng, các nhà thiết kế có thể kết hợp lý cấu hình lại để tăng cường sự linh hoạt của một phần hoặc chọn để sử dụng các mảng cửa khẩu (trong đó có ít mức mặt nạ tùy biến) và do đó làm giảm tác động chi phí của mặt nạ.